조합논리회로 모델링

8비트 2:1 멀티플렉서

1비트 전가산기

# halfadder # fulladder # 테스트벤치

2입력 NAND 게이트

1.

카운터

# Enable 신호(active high)를 갖는 8비트 감소 카운터 - Enable 신호 en=1이면 카운터가 동작하고, en=0이면 계수동작을 멈추는 기능 # mode 신호에 따라 카운터 값이 증가(mode=1) 또는 감소(mode=0)되는 8비트 증가/감소 카운터 # 1/10 주파수 분주기(frequency divider)

시프트 레지스터

# 직렬입력-직렬출력 시프트레지스터 # 직렬입력-직렬출력 시프트레지스터(for 문) # 병렬입력-병렬출력 시프트레지스터

래치(latch)

# 11.1 # 11.2

4:1 멀티플렉서(case 조건문)

1) 모듈 2) 테스트벤치 3) 실행

4:1 멀티플렉서(if 조건문)

1) 모듈 2) 테스트벤치 3) 실행

XOR 게이트

# 10.2

NOR 게이트

# 10.1 # 3.4.2

D 플립플롭

# 5.3.2 # 11.5 # 11.6 - 동기식 active_high 리셋을 갖는 D플립플롭 # 11.6 - 동기식 active_high 셋을 갖는 D플립플롭 # 11.6 - 동기식 active_low 셋과 리셋을 갖는 D플립플롭 # 11.6 - 동기식 active_high 리셋을 갖는 D플립플롭 # 11.6 - 비동기식 active-high 셋을 갖는 D플립플롭 # 11.6 - 비동기식 active-high 셋과 리셋을 갖는 D플립플롭

2:1 멀티플렉서(if 조건문)

# 5.3.1

blocking/nonblocking

# 5.2.2

fulladder

# 3.1.2